Auf Systemen mit einer Standardbreite der Register von 64 Bit haben die tatsächlichen Speicheradressen bisher nur eine Größe von 48 Bit, weil damit 256 Terabyte adressiert werden können. Aber wie schon bei der berühmten 640 kB-Grenze sind auch 256 TB nicht mehr ausreichend, denn bereits 2015 stellte HP das Computersystem »The machine« vor, das 32 Zettabytes unterstützt.

Um diese Menge oder noch mehr Speicher unterstützen zu können, müsste dafür kein neuer Befehlssatz eingeführt, sondern nur die interne Speicherverwaltung des Prozessors angepasst werden – insbesondere muss der Translation Lookaside Buffer (TLB) angepasst werden. Aber laut LWN hat HP einige speziellen Befehle eingeführt.

Prozessoren kommunizieren nicht mehr mit einer parallelen Schnittstelle mit dem Speicher, sondern mit einem seriellen Bussystem. Dies hat den Vorteil, dass man bzgl. der Adressen keine neuen Leitungen hinzufügen, sondern nur das Protokoll erweitern muss. Ich glaube, in der Computertechnik-Vorlesung wurde auch gesagt, dass man Schnittstellen mit solch einer Breite und mit einer hohen Frequenz nicht mehr parallel bekommt, weil die Synchronisation zu schwer wird. Daher auch der Wechsel von PATA zu SATA.

Für durchschnittliche Systeme genügen aber die 48 Bit im Jahr 2020 noch, weshalb die oberen 16 Bit für andere Funktionen genutzt werden. Zum Beispiel bietet ARM eine Zugriffskontrolle für Speicherbereiche. In den Bits 56–59 wird ein Zugriffsschlüssel abgelegt, der beim Zugriff geprüft wird, und somit für Threads oder Prozesse der Aktionsradius weiter eingeschränkt als es die reine Zuordnung von virtuellem zu realen Speicheradressen ermöglicht.